# MANUFACTURING METHOD FOR THIN FILM SEMICONDUCTOR DEVICE

Publication number: JP8186268 (A)

**Publication date:** 

1996-07-16

Inventor(s):

INO MASUMITSU

Applicant(s):

SONY CORP

Classification:

- international:


**G02F1/136; G02F1/1368; H01L21/02; H01L21/20; H01L21/268; H01L21/336; H01L27/12; H01L29/786; G02F1/13; H01L21/02; H01L27/12; H01L29/66;** (IPC1-7): H01L29/786; G02F1/136; H01L21/20; H01L21/268; H01L21/336; H01L27/12

- European:

Application number: JP19940339320 19941228 Priority number(s): JP19940339320 19941228

### Abstract of JP 8186268 (A)

PURPOSE: To suppress dispersion in thickness of a semiconductor thin film which is crystallized by laser beam irradiation. CONSTITUTION: For manufacturing a thin film semiconductor device, firstly, a semiconductor thin film 2 is formed on an insulation substrate by performing film formation process. Next, the semiconductor thin film 2 is irradiated with laser beams by the irradiation process, for crystallization. At the last working process, a thin film transistor is formed by integration with the semiconductor thin film 2 as an element area. In the irradiating process, the first laser beam S whose strength is relatively high and a cross section 3 is small and the second laser beam W whose strength is relatively low and a cross section 4 is large, are poured onto the semiconductor thin film 2 at the same time in a state superposed each other. Thus a distribution difference of heat between a crystallized area 5 and a thermal excitation area 6 enclosing it is smaller, and, while transiting from a molten state to a solidified state, membrane stress can be suppressed to the minimum. Therefore dispersion in thickness after laser irradiation is smaller.



Data supplied from the esp@cenet database — Worldwide

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-186268

(43)公開日 平成8年(1996)7月16日

(51) Int.Cl. <sup>6</sup>		<b>識別記号</b>	庁内整理番号	FΙ	技術表示箇所
H01L	29/786				
	21/336				
G 0 2 F	1/136	5 O O			
H01L	21/20				

 H01L 29/78
 627 G

 審査請求 未請求 請求項の数7 FD (全 9 頁) 最終頁に続く

(21)出願番号

特願平6-339320

(22)出顧日

平成6年(1994)12月28日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 猪野 益充

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 鈴木 晴敏

# 

## (57)【要約】

【目的】 レーザビーム照射により結晶化される半導体 薄膜の厚みバラツキを抑制する。

【構成】 薄膜半導体装置を製造する為、先ず成膜工程を行ない絶縁基板1上に半導体薄膜2を形成する。次に照射工程を行ない、半導体薄膜2にレーザビームを照射して結晶化を図る。最後に加工工程を行ない、半導体薄膜2を素子領域として薄膜トランジスタを集積形成する。照射工程では、比較的強度が大きく断面積3が小さい第1のレーザビームSと、比較的強度が小さく断面積4が大きい第2のレーザビームWとを互いに重ねた状態で同時に半導体薄膜2に照射する。これにより、結晶化領域5とこれを囲む熱励起領域6との間で熱の分布差が小さくなり、溶融状態から固化状態に遷移する時膜応力を最小に抑える事が可能になる。この為、レーザ照射後の膜厚のバラツキが小さくなる。



#### 【特許請求の範囲】

【請求項1】 絶縁基板上に半導体薄膜を形成する成膜工程と、該半導体薄膜にレーザビームを照射して結晶化を行なう照射工程と、該半導体薄膜を素子領域として薄膜トランジスタを集積形成する加工工程とを含む薄膜半導体装置の製造方法であって、

前記照射工程は比較的強度が大きく断面積が小さい第1 のレーザビームと、比較的強度が小さく断面積が大きい 第2のレーザビームとを互いに重ねた状態で同時に該半 導体薄膜に照射する事を特徴とする薄膜半導体装置の製 浩方注

【請求項2】 前記照射工程は、第1及び第2のレーザ ビームの強度と断面積を適当に設定して照射を行ない結 晶化した半導体薄膜の膜厚のバラツキを平均膜厚の±1 0%以内に制御する事を特徴とする請求項1記載の薄膜 半導体装置の製造方法。

【請求項3】 前記加工工程は、該半導体薄膜を素子領域としてチャネル層と拡散層とを備えた電界効果型の薄膜トランジスタを形成する際、チャネル層と拡散層とで層厚の差を相対的に10%以内に収める事を特徴とする請求項2記載の薄膜半導体装置の製造方法。

【請求項4】 絶縁基板上に成膜した半導体薄膜にレーザビームを照射して熱処理を行なうレーザ照射装置であって.

比較的強度が大きく断面積が小さい第1のレーザビームを生成する第1光源部と、比較的強度が小さく断面積が大きい第2のレーザビームを生成する第2光源部と、第1及び第2のレーザビームを互いに重ねた状態で同時に該半導体薄膜に照射する制御部とを有する事を特徴とするレーザ照射装置。

【請求項5】 前記制御部は第2のレーザビームの照射 領域を固定する一方、該照射領域内で第1のレーザビー ムの照射領域を移動する事を特徴とする請求項4記載の レーザ照射装置。

【請求項6】 前記制御部は第1のレーザビームを囲む 様に第2のレーザビームを照射し、且つ両レーザビーム を一体的に移動走査する事を特徴とする請求項4記載の レーザ照射装置。

【請求項7】 絶縁基板上に半導体薄膜を形成する成膜 工程と、

比較的強度が大きく断面積が小さい第1のレーザビーム と比較的強度が小さく断面積が大きい第2のレーザビー ムとを互いに重ねた状態で同時に該半導体薄膜に照射し その結晶化を行なう照射工程と、

該半導体薄膜に薄膜トランジスタを集積形成してスイッチング素子のアレイとこれを駆動する周辺駆動回路を設ける第1加工工程と、

個々のスイッチング素子に接続して画素電極を集積形成 する第2加工工程と、

予め対向電極が形成された対向基板を該絶縁基板に接合

し両者の間隙に液晶を封入する組立工程とを行なう液晶 表示装置の製造方法。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は薄膜半導体装置の製造方法に関する。より詳しくは、レーザビームの照射により 半導体薄膜を結晶化する技術に関する。

#### [0002]

【従来の技術】高解像度ディスプレイとして、スイッチ ング素子に多結晶シリコン薄膜トランジスタを用いた大 型で高精細な液晶表示装置が有望視されている。多結晶 シリコン薄膜トランジスタを用いて大型高精細の液晶表 示装置を量産する為には、低価格のガラス基板を採用で きる低温プロセスの確立が必須である。低温プロセスの 手法として従来から大きく期待されてきたのは、レーザ ビームを非晶質シリコン等の半導体薄膜に照射して、低 融点ガラス基板上に高品質の多結晶シリコンを形成する 技術である。図10に、このレーザビーム照射を利用し た薄膜半導体装置の製造方法を示す。先ず、透明な絶縁 基板101上に半導体薄膜102を形成する。この半導 体薄膜102にレーザビームを照射して結晶化を図る。 この例では、所定の区画104内でレーザビーム103 をステップ状に照射している。この時、各照射領域10 5は部分的に重なっている。この後、結晶化した半導体 薄膜102を素子領域として薄膜トランジスタを集積形 成する。

## [0003]

【発明が解決しようとする課題】ガラス等からなる透明 絶縁基板101は一般に550℃以下の耐熱性しかな く、CVD法等を用いて半導体薄膜102を成膜した場 合、十分大きな結晶粒径を得る事はできない。この為、 低温で非晶質シリコン又は多結晶シリコン等の半導体薄 膜102を成膜した後、レーザビームを照射し局部的に 熱励起してシリコンの結晶粒径を大きくする。これによ り、低温プロセスであっても、半導体薄膜の移動度が高 くなる為、薄膜トランジスタを集積形成して高速駆動可 能な回路を組み込む事ができる様になる。しかしなが ら、レーザビームの照射による結晶化は、熱エネルギー を加えて行なうので照射領域内で不均一な熱分布を生じ させる。この為、半導体薄膜の中で局部的な膜応力が発 生する。結果として、レーザビーム照射後の溶融状態か ら固化状態に変化する過程で、膜厚のバラツキが発生し てしまう。この状態を図11に示す。結晶化後における 半導体薄膜の膜厚バラツキが増大する為、薄膜トランジ スタの特性にも変動が生じる。特に、膜厚のバラツキ は、薄膜トランジスタの電流駆動能力に対して大きな影 響を与えている。

【0004】従来から種々のレーザビーム照射方式が提案されている。例えば、特開昭60-245124号公報に開示された薄膜半導体装置の製造方法では、波長1

50nm~350nmのレーザビームパルスを200~50 OmJ/cm のエネルギー密度で照射し、半導体薄膜の結 晶化を図っている。しかしながらこの従来例では基板上 に非結晶化領域と結晶化領域が混在しており両者に対し て薄膜トランジスタを集積形成している。これでは、薄 膜トランジスタの電気特性に非結晶化領域と結晶化領域 とで相違が生じ制御性が損なわれる。特に、結晶化後に おける半導体薄膜の膜厚バラツキについて何等対策が施 されていない。この為、膜厚の不均一性に起因したトラ ンジスタ特性のバラツキが発生する。特に、薄膜半導体 装置として重要な高速駆動回路を集積形成する場合、電 流特性のバラツキは致命傷になりかねない。又、特開平 5-66422号公報に開示された液晶表示装置の製造 方法では、水平走査回路及び垂直走査回路等の高速駆動 回路を形成する領域に、各々ワンショットずつレーザビ ームパルスを照射して半導体薄膜の結晶化を行なってい る。この場合、結晶化された領域を連続させる必要があ り、レーザ照射領域のつなぎ目で結晶粒径がばらつく。 具体的には、熱分布の違いにより膜厚のバラツキが生じ 易い。その結果、薄膜トランジスタの電流駆動能力が局 所的にばらついてしまう。

#### [0005]

【課題を解決するための手段】上述した従来の技術の課 題に鑑み、以下の手段を講じた。即ち、本発明にかかる 薄膜半導体装置の製造方法は基本的に、絶縁基板上に半 導体薄膜を形成する成膜工程と、該半導体薄膜にレーザ ビームを照射して結晶化を行なう照射工程と、該半導体 薄膜を素子領域として薄膜トランジスタを集積形成する 加工工程とを含む。特徴事項として、前記照射工程は比 較的強度が大きく断面積が小さい第1のレーザビーム と、比較的強度が小さく断面積が大きい第2のレーザビ ームとを互いに重ねた状態で同時に該半導体薄膜に照射 する。この照射工程では、第1及び第2のレーザビーム の強度と断面積を適当に設定して照射を行ない、結晶化 した半導体薄膜の膜厚のバラツキを平均膜厚の±10% 以内に制御している。又、前記加工工程では、該半導体 薄膜を素子領域としてチャネル層と拡散層とを備えた電 界効果型の薄膜トランジスタを形成する。この際、チャ ネル層と拡散層とで膜厚の差を相対的に10%以内に収 める。

【0006】本発明は、上述した薄膜半導体装置製造方法に使用可能なレーザ照射装置を包含している。即ち、本発明にかかるレーザ照射装置は基本的に、絶縁基板上に成膜した半導体薄膜にレーザビームを照射して熱処理を行なう。特徴事項として、比較的強度が大きく断面積が小さい第1のレーザビームを生成する第1光源部と、比較的強度が小さく断面積が大きい第2のレーザビームを生成する第2光源部と、第1及び第2のレーザビームを互いに重ねた状態で同時に該半導体薄膜に照射する制御部とを有する。一態様では、前記制御部は第2のレー

ザビームの照射領域を固定する一方、該照射領域内で第 1のレーザビームの照射領域を移動する。他の態様で は、前記制御部は第1のレーザビームを囲む様に第2の レーザビームを照射し、且つ両レーザビームを一体的に 移動走査する。

【0007】本発明は、さらに液晶表示装置の製造方法を包含している。本製造方法によれば、液晶表示装置は以下の工程により製造される。先ず、成膜工程を行ない絶縁基板上に半導体薄膜を形成する。次に照射工程を行ない比較的強度が大きく断面積が小さい第1のレーザビームと比較的強度が小さく断面積が大きい第2のレーザビームとを互いに重ねた状態で同時に該半導体薄膜に照射しその結晶化を行なう。続いて第1加工工程を行ない該半導体薄膜に薄膜トランジスタを集積形成してスイッチング素子のアレイとこれを駆動する周辺駆動回路を設ける。さらに第2加工工程を行ない個々のスイッチング素子に接続して画素電極を集積形成する。最後に組立工程を行ない予め対向電極が形成された対向基板を該絶縁基板に接合し両者の間隙に液晶を封入する。

### [0008]

【作用】本発明によれば、比較的強度が大きく断面積が 小さい第1のレーザビームと、比較的強度が小さく断面 **積が大きい第2のレーザビームとを互いに重ねた状態で** 同時に半導体薄膜に照射する。これにより、レーザビー ム照射時の熱分布を最小に抑える事を特徴としている。 第1のレーザビームは実際に半導体薄膜を結晶化させる 領域に照射し、第2のレーザビームはそれを囲む領域に 照射する。結晶化領域に照射する第1のレーザビームの エネルギー密度は溶融閾値以上に設定し、それを囲む領 域を照射する第2のレーザビームはそのエネルギー密度 を溶融閾値以下に設定する。これにより、結晶化領域と 非結晶化領域の間での熱の分布差を小さくする。熱の分 布に差がなくなるという事は、溶融状態から固化状態に 遷移する時、膜応力を最小に抑える事ができるという事 である。これにより、レーザビーム照射で結晶化した半 導体薄膜のバラツキが小さくなる。

#### [0009]

【実施例】以下図面を参照して本発明の好適な実施例を詳細に説明する。図1は本発明にかかる薄膜半導体装置製造方法の第1実施例を示す模式的な斜視図である。薄膜半導体装置を製造する場合、先ず成膜工程を行ないガラス等からなる絶縁基板1上に半導体薄膜2を成膜する。この半導体薄膜2は非晶質シリコン又は比較的小さな粒径を有する多結晶シリコンからなり、例えばCVD法により成膜される。次に照射工程を行ない半導体薄膜2にレーザビームを照射して結晶化を図る。レーザビームとしては例えばエキシマレーザを用いる事ができる。エキシマレーザは強力なパルス紫外光である為、シリコン等からなる半導体薄膜2の表面層で吸収され、その部分の温度を上昇させるが、絶縁基板1まで加熱する事は

ない。この後、図示しないが加工工程を行ない半導体薄 膜2を素子領域として薄膜トランジスタを集積形成す る。特徴事項として、照射工程では第1のレーザビーム Sと第2のレーザビームWとを互いに重ねた状態で同時 に半導体薄膜2に照射する。レーザビームS (Stro ng, Sharp) は比較的強度(エネルギー密度) が 大きく小さな断面積3を有する。これに対しレーザビー ムW (Weak, Wide) は比較的強度 (エネルギー 密度)が小さく大きな断面積4を有する。レーザビーム Sの照射領域は結晶化領域5となり、レーザビームWの 照射領域はこの結晶化領域5を囲んで熱冷気領域6とな る。結晶化領域5に照射されるレーザビームSのエネル ギー密度は溶融閾値(例えば250mJ/cm )以上に設 定され、これを囲む熱励起領域6に照射されるレーザビ ームWは上記溶融閾値以下のエネルギー密度を有する。 これにより、結晶化領域5と熱励起領域6の間での熱の 分布差を小さくしている。熱の分布に差がなくなる事 で、溶融状態から固化状態に遷移する時膜応力を最小に 抑える事ができる。これにより、レーザビーム照射時の 膜厚のバラツキが小さくなる。本発明では、レーザビー ムS及びレーザビームWの強度と断面積を適当に設定し て照射を行ない、結晶化した半導体薄膜2の膜厚のバラ ツキを平均膜厚の±10%以内に制御している。又、こ の後行なう加工工程では、半導体薄膜2を素子領域とし てチャネル層と拡散層とを備えた電界効果型の薄膜トラ ンジスタを形成する。この際、チャネル層と拡散層とで 膜厚の差を相対的に10%以内に収めている。

【0010】図2は、本発明にかかる薄膜半導体装置製造方法の第2実施例を示す模式的な斜視図である。基本的には図1に示した第1実施例と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、レーザビームWの照射領域(熱励起領域6)を固定する一方、レーザビームSの照射領域(結晶化領域5)を2次元的にステップ状で走査している事である。この照射方法によれば、熱励起領域6は最終的に結晶化領域5に転換され、熱分布を均一に保ったまま比較的大面積の区画に渡って半導体薄膜2を均一に結晶化でき、膜厚バラツキが小さくなる。

【0011】図3は、上述したレーザビーム照射方式に好適なレーザ照射装置の具体例を示している。(A)の例では、レーザ照射装置は第1光源部7と第2光源部8とを備えている。第1光源部7は比較的強度が大きく断面積が小さい第1のレーザビームSを生成する一方、第2光源部8は比較的強度が小さく断面積が大きい第2のレーザビームWを生成する。これらの第1光源部7と第2光源部8は例えば光学系を備えたエキシマレーザ等からなる。第1光源部7から放射されたレーザビームSはミラー9及びハーフミラー10を介して絶縁基板1に照射される。この絶縁基板1はチャンバ内でステージ11に搭載されている。一方、第2光源部8から放射したレ

ーザビームWはハーフミラー10を介してレーザビーム Sと重ね合わされ、同じく絶縁基板1を照射する。より 具体的には、絶縁基板1に成膜した半導体薄膜の熱処理 を行なう。

【0012】(B)は本レーザ照射装置の他の例を示しており、先の例と対応する部分には対応する参照番号を付して理解を容易にしている。本例では、第1光源部7は直接レーザビームSを基板1に照射している。又、第2光源部8も直接レーザビームWを基板1に照射している。これらの光源部7,8はレーザビームの走査機能を備えており、制御部12により互いに同期的に制御される。制御部12はレーザビームSを囲む様にレーザビームWを照射し、且つ両レーザビームS。Wを一体的に移動走査可能である。場合によっては、制御部12はレーザビームWの照射領域を固定する一方、この照射領域内でレーザビームSの照射領域をステップ状に移動させても良い。勿論、両ビームS,Wを固定してパルス状にワンショット照射しても良い。

【0013】図4は、本発明に従って製造された薄膜半導体装置に集積形成される薄膜トランジスタ(TFT)を表わす模式的な断面図である。本例ではプレーナ型で且つ電界効果型の薄膜トランジスタが形成されている。図示する様に、透明絶縁基板1の上にはTFTの素子領域を構成する半導体薄膜2が形成されている。この半導体薄膜2は前述したレーザビームS、Wの照射により結晶化したシリコンからなる。なお、半導体薄膜2はレーザビームの照射工程後アイランド状にパタニングされている。半導体薄膜2の上にはゲート絶縁膜15を介してアルミニウムとシリコンの合金等からなるゲート電極Gがパタニング形成されている。このゲート電極Gの両側で半導体薄膜2にはN型の不純物が高濃度に注入されておりTFTの拡散層(ソース領域NS及びドレイン領域ND)を構成している。

【0014】両者の間にチャネル層Chが設けられる。 かかる構成を有するNチャネル型のTFTはPSG等か らなる層間絶縁膜16により被覆されている。その上に は金属アルミニウム等からなる配線17がパタニング形 成されており、コンタクトホールを介してTFTの拡散 層に導通している。ここで(A)に示したTFTは拡散 層の厚みdaが比較的大きく、(B)に示したTFTは 拡散層の厚みdbが比較的小さい。以下、この図4を参 照してTFTの特性に与える半導体薄膜2の厚みの影響 を説明する。薄膜トランジスタにおいて、膜厚のバラツ キは特に電流駆動能力の変動に反映される。薄膜トラン ジスタの電流駆動能力は拡散層の抵抗とチャネル層の抵 抗に支配されている。拡散抵抗は電界効果型のトランジ スタでいうところのドレイン抵抗及びソース抵抗を意味 し、電流路に直列に存在する。ここで、半導体薄膜2の 膜厚が小さくなると、その電流路の断面積が縮小する為 抵抗が増加する。つまり、電流が減少する。この事か

ら、拡散層の膜厚はできるだけ厚い方が好ましく、

(A) に示したTFTが(B) に示したTFTよりも大きな電流駆動能力を備えているといえる。

【0015】次に、図5を参照してチャネル層の抵抗について説明する。(A)に示したTFTはチャネル層 Chの厚みdaが比較的大きく、(B)に示したTFTはチャネル領域 Chの厚みdbが比較的小さい。電流駆動能力の面からすると、前述した拡散抵抗と異なり、チャネル抵抗については膜厚が薄い方が好ましい。(B)に示す様に、チャネル層 Chの厚みが小さい場合、TFTのゲート電極 Gに電界をかけた時チャネル層 Chに発生する空乏層領域を最小限にできる為、ゲート電界が効率良くチャネル層 Chに印加できる。換言すると、(A)の様に空乏層領域に電界が食われる事がない。以上の事から、チャネル層 Chの半導体薄膜厚みは薄い方が好ましい

【0016】しかしながら、現実的にチャネル層と拡散層を各々異なった膜厚で形成する事は困難である。結局、TFTはチャネル層と拡散層の厚みが同じ条件で作成する事になる。ここで、チャネル層及び拡散層共に半導体薄膜2の厚みに支配されている為、当然膜厚の面内バラツキもしくはトランジスタ内部での膜厚バラツキが問題となり、これが薄膜トランジスタの安定的な特性が得られるかどうかを左右している。特に、薄膜トランジスタをアクティブマトリクス型液晶表示装置の周辺駆動回路部として集積形成した場合、ハイビジョンやVGA、XGA等では、制御信号(クロック信号)の周波数は12MHz必要とされており、この場合の周期は83nsecとなる。この周期の半分が矩形波クロック信号のハイレベルとローレベルに使い分けられる為、41.5nsec

が波形のホールド時間となる。そして、立ち上がり時間 及び立ち下がり時間は夫々この10分の1を使用するの が、回路上最も安定する為、5nsec程度となる。この5 nsec程度のバラツキは通常のバルクシリコンウェハに作 成するCMOSトランジスタの立ち上がり時間や立ち下 がり時間と同じ値であり、通常制御可能である。しかし ながら、レーザビーム照射技術を用いて半導体薄膜の結 晶化を行なった場合、従来この範囲に立ち下がり時間や 立ち上がり時間のバラツキを収める事は極めて困難であ った。そこで、本発明では、レーザビームS、Wの二重 照射によりこの点を解決し、TFTの特性バラツキを所 望範囲に収めている。

【0017】この点につき、図6のグラフを参照して説 明を加える。前述した様に、立ち上がり時間や立ち下が り時間のバラツキはホールド時間41.5nsecに対し5 nsec程度が許容されており、±10%以内に収める必要 がある。従って、薄膜トランジスタのソース/ドレイン 間電流 I d s を ± 10%以内に収める必要がある。そこ で図6は、半導体薄膜の膜厚とIdsとの関係を表わし ている。カーブNがNチャネル型薄膜トランジスタのI d s 特性を表わし、カーブ P が P チャネル型薄膜トラン ジスタのIds特性を表わしている。このグラフから明 らかな様に、Idsの値を±10%に抑える為には、膜 厚をやはり±10%以内に抑える必要がある。本発明に よれば、レーザビームSとレーザビームWの二重照射を 採用する事により、膜厚のバラツキを±10%以内に抑 える事に成功している。これを以下の表1に示してお く。

### 【表1】

	本発明によるレーザ照射	従来法によるレーザ照射
シリコン膜厚の バラヅキ (80 mm)	±10%	±30%
Nchトランジスタ Idsのパラツキ	±10%	±30%

【0018】図7は本発明に従って製造された薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型液晶表示装置の一例を表わしている。図示する様に、本表示装置は駆動基板51と対向基板52と両者の間に保持された液晶53とを備えたパネル構造を有する。駆動基板51には画素アレイ部54と周辺駆動回路部とが集積形成されている。周辺駆動回路部は垂直駆動回路55と水平駆動回路56とに別れている。又、駆動基板51の周辺部上端には外部接続用の端子部57が形成されている。端子部57は配線58を介して垂直駆動回路55及び水平駆動回路56に接続している。なお、画素アレイ部54には画素電極59とこれを駆動するス

イッチング素子60とが集積形成されている。かかる構成を有する液晶表示装置は以下の工程により製造される。先ず、成膜工程を行ないガラス等の透明絶縁材料からなる駆動基板51の上に半導体薄膜を形成する。次に照射工程を行ない、比較的強度が大きく断面積が小さい第1のレーザビームと比較的強度が小さく断面積が大きい第2のレーザビームとを互いに重ねた状態で同時に半導体薄膜に照射しその結晶化を行なう。次に半導体薄膜に薄膜トランジスタを集積形成してスイッチング素子60のアレイとこれを駆動する周辺駆動回路部(垂直駆動回路55,水平駆動回路56)を設ける。次に個々のスイッチング素子60に接続して画素電極59を集積形成

する。最後に予め対向電極が形成された対向基板52を 駆動基板51に接合し、両者の間隙に液晶53を封入する。

【0019】次に、図8を参照して図7に示した周辺駆 動回路部の動作を参考の為簡潔に説明する。図示する様 に、水平駆動回路はフリップフロップ71を多段接続し たシフトレジスタ72を含んでいる。このシフトレジス タ72はクロック信号 φ 及びその逆相信号により制御さ れ、外部入力されたスタートパルスSTを順次転送して 選択パルスXをフリップフロップ71の各段毎に出力す る。なお、この選択パルスXはインバータを多段接続し たバッファ73を介して出力される。バッファ73には トランスミッションゲート素子からなるアナログスイッ チ74が接続されている。アナログスイッチ74の入力 側にはビデオライン75が接続され、出力側には信号ラ イン76が接続されている。この信号ライン76と交差 する様にゲートライン77が形成されている。信号ライ ン76とゲートライン77の交差部に前述したスイッチ ング素子78が形成されている。このスイッチング素子 78は画素電極と対向電極とその間に保持された液晶と からなる微細な液晶セルLCを駆動する。

【0020】図9は、図8に示した回路の動作説明に供 する波形図である。図示する様に、クロック信号φは矩 形波形を有している。一方、選択パルスXはクロック信 号φから所定の伝達遅延時間 Δtの後出力される。これ により、アナログスイッチ74が開き、ビデオライン7 5から画像信号Yがサンプリングされ、対応するスイッ チング素子78を介して液晶画素LCに書き込まれる。 この時、水平駆動回路を構成する薄膜トランジスタの遅 延時間のバラツキが問題となる。アナログスイッチを内 蔵する回路は、応答速度のバラツキに対して厳しい事が 分っている。通常、アナログスイッチは負荷の充放電と して使用されており、この充放電が開始する時間はシフ トレジスタ72のクロック信号。で制御されている。し かしながら、シフトレジスタ72からアナログスイッチ 74までにはCMOS構成のインバータがバッファ73 として幾重にも介在しており、インバータ1段当たりの 遅れが積み重なって、クロック信号φに対する伝達遅延 を生じている。このCMOSからなるインバータの伝達 遅延時間 Δ t を支配しているのが、Nチャネル型及びP チャネル型薄膜トランジスタの電流駆動能力である。つ まり、この値がばらつくと当然の事ながら負荷に対する 充放電の開始時間も遅れ、結果的に画像信号Yの誤った 表示が行なわれる事になる。この点に鑑み、本発明では レーザビームSとレーザビームWの二重照射方式を採用

して、半導体薄膜の厚みバラツキを抑制し、薄膜トラン ジスタの電流駆動能力の均一化を図っている。

#### [0021]

【発明の効果】以上説明した様に、本発明によれば、比較的強度が大きく断面積が小さい第1のレーザビームと比較的強度が小さく断面積が大きい第2のレーザビームとを互いに重ねた状態で同時に半導体薄膜に照射し、その結晶化を図っている。これにより、結晶化された半導体薄膜の厚みバラツキを小さくできる。この為、薄膜トランジスタの電流駆動能力のバラツキが縮小化され、高速応答の駆動回路を集積形成した場合その安定した性能が確保できる。又、半導体薄膜の均一性が改善されるので、薄膜トランジスタ形成におけるプロセス管理が容易になる。

### 【図面の簡単な説明】

【図1】本発明にかかる薄膜半導体装置製造方法の第1 実施例を示す模式的な斜視図である。

【図2】本発明にかかる薄膜半導体装置製造方法の第2 実施例を示す模式的な斜視図である。

【図3】本発明にかかる薄膜半導体装置製造方法に用いられるレーザビーム照射装置の具体例を示す模式図である

【図4】本発明に従って形成された薄膜トランジスタの一例を示す模式的な部分断面図である。

【図5】同じく薄膜トランジスタの部分断面図である。

【図6】半導体薄膜の膜厚と薄膜トランジスタの駆動電流との関係を示すグラフである。

【図7】本発明に従って製造された液晶表示装置の一例 を示す模式的な斜視図である。

【図8】図7に示した液晶表示装置に内蔵される周辺駆動回路部の一例を示す回路図である。


【図9】図8に示した周辺駆動回路部の動作説明に供する波形図である。


【図10】従来の薄膜半導体装置製造方法の一例を示す 模式的な斜視図である。


【図11】従来の薄膜半導体装置製造方法の課題説明に 供する模式図である。


# 【符号の説明】

- 1 絶縁基板
- 2 半導体薄膜
- 5 結晶化領域
- 6 熱励起領域
- S レーザビーム
- W レーザビーム










【図11】



フロントページの続き

(51) Int. Cl. <sup>6</sup> HO1L 21/268

識別記号 庁内整理番号 FI

技術表示箇所

27/12

В R